# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11-274482 (43)Date of publication of application: 08.10.1999

(51)Int.Cl. H01L 29/78 H01L 29/872

H01L 29/74 H01L 29/861


(21)Application number : 10-072640 (71)Applicant : TOSHIBA CORP
(22)Date of filing : 20,03,1998 (72)Inventor : KOBAYASHI SETSUKO

SHINOHE TAKASHI OHASHI HIROMICHI

# (54) SEMICONDUCTOR DEVICE

(57)Abstract:
PROBLEM TO BE SOLVED: To make the overall size of

a semiconductor compact, by providing a diode formed of a semiconductor having a band gap wider than that of Si connected in parallel with respect to a switching device group consisting of a plurality of switching devices connected in series and capable of being controlled via a control terminal. SOLUTION: A plurality of switching devices 1 are connected in series and on diode 1 is connected in parallel with them. The diode 2 is formed of SiC. Because SiC has a band gap wider than that of Si, it can have a withstand voltage larger than that of Si even if it has a smaller film thickness. This difference results in that which it may have 1/10 of film thickness of a Si film to obtain the same withstand voltage. Therefore, the diode 2 can have a thinner thickness and a higher withstand voltage so that the overall size of a semiconductor can be made small and compact.



# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-274482

(43)公開日 平成11年(1999)10月8日

(51) Int.Cl. <sup>6</sup>		識別配号		FΙ						
H01L	29/78			H0	1 L	29/78		657A		
	29/872					29/48		D		
	29/74					29/74		P		
	29/861							Α		
					29/78					
			審查請求	未請求	請求	項の数6	OL	(全 12 頁)	最終頁に続く	
(21)出願番	<del>}</del>	特顯平10-72640			(71) 出願人 000003078					
						株式会	社東芝			
(22)出顧日		平成10年(1998) 3月20日		神奈川県川崎市幸区堀川町72番地						
				(72)発明者 小林 節子						
						神奈川	県川崎	市幸区小向東	芝町1番地 材	
						式会社	東芝研	究開発センタ	'一内	
				(72)	発明者	1 四戸	孝			
									(芝町1番地 村	
						式会社	t.東芝研	究開発センタ	'一内	
				(72)	発明者	<b>大橋</b>	弘通			
						神奈川	県川崎	市幸区小向東	[芝町1番地 林	
						式会社	<b>上東芝研</b>	究開発センタ	'一内	
				(74)	代理人	<b>一种理士</b>	上 鈴江	武彦 (タ	6名)	


# (54) 【発明の名称】 半導体装置

(19)日本国特許庁 (JP)

## (57)【要約】

【課題】コンパクトであり且つ、高スイッチング速度、 低損失なスイッチング素子とダイオードを組み合わせた 半導体装置を提供する。

【解決手段】制御端子により電流を制御することのできるスイッチング素子1を2個以上直列に接続した場合。この複数のスイッチング素子1からなるスイッチング素子群に対して1個のダイオード2を並列に接続し、ダイオード2の材料として、SIC等のSIよりパンドギャップの広い半導体材料を用いる。



#### 【特許請求の範囲】

【請求項1】 直列に接続され、制御端子により電流を 制御することのできる複数のスイッチング素子からなる スイッチング素子群と、

前記スイッチング素子群に対して並列に接続されたS1 よりバンドギャップの広い半導体により形成されたダイ オードとを具備してなることを特徴とする半年装置。 【請求項2】 前記複数のスイッチング素子と1個のダ イオードを互いに絶縁を保り距離を設けて一つのバッケ ージ中に設置したことを特徴とする請求項1に記載の半 導体装置。

【請求項3】 Siよりバンドギャップの広い半導体に より形成され、第1等産型の第1の半導体層と、前記第 の半導体層上に形成された第2導電型の第2の半導体 層と、前記第2の半導体層上に形成された第1等電型の 第3の半導体層と、前記第3の半導体層上に形成された 第2導電型の第4の半導体層からなるスイッチング素子 と、

前記スイッチング素子の前記第3の半導体層と前記第4 の半導体層の間に接続され、前記スイッチング素子より もパンドギャップの狭い半導体により形成されたMOS スイッチとを具備してなることを特徴とする半導体装

【請求項4】 SIよりバンドギャップの広い半導体に より形成され、第1 導電型の第1 の半導体層と、前記第 1 の半導体層の主義面上に形成された第2 準電型の第2 の半導体層と、前記第2 0 半導体層上に形成された第1 環電型の第3 の半導体層と、前記第3 0 半導体層上に形成された第1 環ではれた第2 導電型の第40半導体層からを半導体素 子と、前記第1 の半導体層の裏面上に接して形成された第1 0 主電器と、前記第4 0 半導体層に接して形成された第2 0 主電器とからなるスイッチング案子

前記スイッチング素子の前記第1の主電極又は第2の主電極に接続され、前記それぞれの半導体層よりもパンドギャップの狭い半導体からなるMOSスイッチとを具備してなることを特徴とする半導体装置。

【請求項5】 SIよりバンドギャップの広い半導体により形成され、第1等電型の第1の半導体層と、前記第 の半導体層の主表面上上形成された第2等電型の第2 の半導体層と、前記第2の半導体層上に形成された第1 導電型の第3の半導体層と、前記第1の半導体層域を に選択的に形成された第2導電型の半導体領域からなる 半導体業子と、前記半導体環域及び前記第1の半導体層 の裏面に跨って形成され、前記第1の半導体層との界面 をショントキー接触とする材料からなる主電極とを具備 してなることを特徴とすると単純体影響

【請求項6】 第1導電型の第10半導体層と、前記第 10半導体層の主表面上に形成された第2導電型の第2 の半導体層と、前記第2の半導体層上に形成された第1 導電型の第3の半導体層と、前記第10半導体層の裏面 上に選択的に形成された第2専電型の半導体領域と、前 記半導体領域と前記第1の半導体層が同電位となるよう に形成された主電艦とからなるスイッチング素子と、 SIよりもパンドギャップの広い半導体により形成さ れ、前記主電艦にカツ・ドが接続されたダイオードとを 貝備してなることを特徴とする半導体装置。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、S1よりパンドギャップの広い半導体材料を用いた半導体装置に関する。 【0002】

【従来の技術】従来より、電力用半導体装置にはS 1 を 材料としたスイッチング素子とダイオードの組み合わせ が多用されている。この組み合わせは、低額圧のダイオ ードと、このダイオードと同程度の耐圧を持つスイッチ ング素子とを並列に接続したものを複数直列に接続した 構造になっている。

[0003] 一方、SIの物理的限界から、複数のスイ ッチング素下あるいはダイオードを直列に接続すること により半導体装置の高耐圧化を図っている。しかし、従 来の組み合わせでは装置全体の体積が大きくなるため、 改善が必要とされている。

#### [0004]

【発明が解決しようとする課題】上述のごとく、従来の スイッチング素子とダイオードを組み合わせた半導体装 題は、全体の体積が大きく、コンパクト化が必要とされ ている。

【0005】本発明は上記課題を解決するためになされたもので、その目的とするところは、コンパクトであり且つ、高スイッチング速度、低損失な半導体装置を提供することにある。 【0006】

【課題を解決するための手段】本発明の請求項1に係る 半導体装置は、直列に接続され、制御端子により電流を 制御することのできる複数のスイッチング楽子からなる スイッチング楽子群と、前記スイッチング楽子群に対し て並列に接続された5|よりパンドギャップの広い半導 体により形成されたダイオードとを具備してなることを 特徴とする。

[0007] また、本発明の請求項2に係る半導体装置 は、前記複数のスイッチング素子と1個のダイオードを 互いに絶縁を保つ距離を設けて一つのパッケージ中に設 躓したことを特徴とする。

[0008]また、本発卵の請求項3に係る半導体装置 は、S1よりパンドギャップの広い半導体により形成さ 、第1響電型の第1の半導体層と、前記部 10半導体 層上に形成された第2導電型の第2の半導体層と、前記 第2の半導体層上に形成された第1導電型の第3の半導 体層と、前記第3の半導体層上に形成された第1等電型の第3の半導 の第4の半導体層が5なるスイッチング素子と、前記ス イッチング素子の前記第3の半導体層と前記第4の半導 体層の間に接続され、前記スイッチング素子よりもパン ドル・プの狭い半導体により形成されたMOSスイッ チとを具備してなることを特徴とする。

【0010】本発明の望ましい形態を以下に示す。

【0011】(1) Siよりもパンドギャップの広い半 導体により形成され、第3の半導体層にアノードが接続 されたダイオードが設けられる。

【0012】(2) スイッチング素子は、GTO、IGBT、サイリスタである。

【0013】(3)第3の半導体層の第2の半導体層と 第4の半導体層により挟まれた領域に絶縁ゲート電極が 形成されている。

【0014】(4) MOSスイッチはMOSFETであ

【0015】また、本発明の請求項5に係る半導体装置は、Siよりバンドギャップの近い半導体により形成され、第 1 導電型の第 1 の半導体層と、前応第 1 の半導体層と、前応第 1 の半導体層と、前応第 2 の半導体層と、前応第 2 の半導体層と、前応第 5 の半導体層と、前応第 5 の半導体層と、前応第 5 の半導体層の表面に選択的に形成された第 2 導電型の半導体領域があるる半導体素プト、前定半導体領域及行前流等 1 の半導体層の裏面に跨って形成され、前応第 1 の半導体層との卵面をショットキー接触とする材料からなる主電権とを具備してなることを特徴とする

【0016】本発明の望ましい形態を以下に示す。

【0017】(1) アノード電極材料には、例えばNi, Au等、仕事関数の大きい金属を用いるが、物質種

1, A u 等、仕事関数の大きい金属を用いるか、物質種は限定されず、これらと同程度の仕事関数を持つものであればよい。

【0018】(2) この半導体装置は、GTO、IGB T. サイリスタである。

【0019】また、本発明の請求項6に係る半導体装置は、第1導電型の第1の半導体層と、前記第1の半導体層の主表面上に形成された第2導電型の第2の半導体層

と、前記第2の半導体層上形成された第 1 導電型の第 3の半導体層と、前記第 1 の半導体層の裏面上に選択的 に形成された第2導電型の半導体領域と、前記半導体領 域と前記第 1 の半導体層が可能位となるように形成され た主電極とからなるスイッチング素子と、S 1 よりもバ ンドギャップの広い半導体により形成され、前記主電極 にカソードが接続されたダイオードとを具備してなるこ とを特徴とする。

【0020】(作用) 本発明 (請求項1) では、直列に 接続され、制御端子により電液を制御することのできる 複数のスイッチング素子からなるスイッチング素子群に 対して、Siよりパンドギャップの広い半導体からなる ダイオードを並列に接続する。

【0021】 これにより、ダイオードの腰厚は溶い、腰厚のものでち」よりも耐圧を大きくでき、また一つのダイオードで複数のスイッチング業子を制御するために半導体装置全体のサイズがいさくコンパクトになるという効果がある。また、輝いダイオードを用いることによって、ダイオード内のオン抵抗が大幅に低減され、そのため半導体装置全体の損失が低減されるという効果がある。

【0022】また、本発明(請求項2)では異なる種類 からなる複数の半導体素子を一つのパッケージ中に封入 する。これにより、装置全体がコンパクトとなり、また 余分な配線等が必要なくなるために電力損失がさらに低 減される。

【0023】また、本発明 (請求項3) ではS:よりも パンドギャップの広い半導体により形成されたスイッチ 少ダ素子の第3の半導体圏と40 49 準体を同能に、こ のスイッチング素子よりもパンドギャップの狭い材料か らなるMOSスイッチを接続し、半導体接置のターンオ 可時にこのMOSスイッチをを一ンオンすることによ り、第3の半導体層から電流を引き出す。これにより、 高耐圧でオン抵抗が低く、しかもコンパクトなMOS制 観半導体装置が得られる。

【0024】また、本発明(請求項4)では、Siより バンドギャップの広い半導体により形成されたスイッチ グダ素子の第4の半導体隔に、このスイッチング素子よ りもパンドギャップの狭い材料からなるMOSスイッチ を接続し、このMOSスイッチをターンオンすることに よりスイッチング素子をターンオンするため、高耐圧で あり、かつMOSスイッチの抵抗は低いためにオン電圧 を低くできる。

【0025】また、本発明(請求項5)では、第1の半 導体層と主電極との界面がショットキー接触となるので、第1の半導体層と主電極との間で逆耐圧を持たせる ことができる。

【0026】また、本発明(請求項6)では、スイッチング素子のアノードに接続するダイオードとしてSiよりもパンドギャップの広い半導体からなるダイオードを

用いるため、従来のように複数のダイオードを直列に接 続することなく一つのダイオードで半導体装置に逆断圧 を持たせることができる。また、このダイオードに用い るSiよりもバンドギャップの広い半導体は通電能力が 高いため、損失が低減される。

# [0027]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施形態を説明する。

【0028】(第1実施形態)図1は本発明の第1の実施形態に係る半導体接踵の回路図である。図1に示すように、スイッチング素子1が複数個直列に接続され、これら複数個のスイッチング素子1に対して並列に、1個のダイオード2が接続されている。スイッチング素子1は、例えばMのSFET、GTO(Gate Turn-Off Thyristor)、1GBT等何でもよい。本実施形態では、ダイオード2をSICにより作成したものを用いる。SICはSIL比較してバンドギャップの広い材料であるた、隣い順厚のものでSIよりも制圧を大きくできる。この相違を同断圧のものでは較すると、SICの順厚は同新圧を得るSIの順厚の1/イ10となる。徒つて、博々く南削圧のダイオード2とすることができ、半導体全体のサイズがいさくコンパクトになる。

【0029】また、ダイオード2の厚さが薄いため、ダイオード2のオン抵抗が低減され、そのため半導体装置全体の損失が低減されるという効果がある。

【0030】(第2実施形態)図1は本発明の第2の実施形態に係る半導体装置の回路図である。第1実施形態 とその構成において共通するが、本実施形態が第1実施 形態と異なる点は、ダイオード2としてSiCショット キー・ダイオードを用いている点である。

【0031】ショットキー・ダイオードはユニボーラ素 子であることから、第1実施形態よりダイオード内に蓄 積されるキャリアが少なく、半導体装置全体の損失がさ らに低減される。

【0032】(第3実施形態)図2は本発卵の第3の実施形態に係る半導体装置内部の平面図である。図2に示すように、本実施形態に係る半導体装置は一つの箱形パッケージ中に複数の半導体素子を封入したものである。総縁板6上に導電板7が複数处互いに接することなく形枚され、乗れをイルデーが変が大きが全が大きなイン・デージーが変が大きなイン・デージーが表子・デーダーが収載され、それぞれのスイッチング素子チップ4と31Cダイオードチップ5はそれぞれを振りに絶縁され、複数のスイッチング素子チップ4と31Cダイオードチップ5はそれぞれを振りによって接続され、複数のスイッチング素子チップ4に対してダイオードチップ5が差がデーダーが高別に接続され、複数の数のスイッチング素子チップ4に対してダイオードチップ5が達別を振ります。以下、第7実施形能まで間に関係はなる構成をなす。以下、第7実施形能まで間に関係はなる構成をなす。以下、第7実施形能まで間に関係機なななす。以下、第7実施形能まで間に関係機なななす。以下、第7実施形能までは100円でダイオードチッ

【0033】このように、本実施形態ではSiCからな

る半導体素子を含み、異なる種類からなる複数の半導体 素子を一つのパッケージ中に封入するため、装置全体が コンパクトとなり、余分な配練等が必要なくなり、電力 糧失が低減される。

[0034] (第4実施形態) 図3は本発明の第4の実施形態に係る半導体装置内部の平面図である。本実施形態に係る半導体装置は第3実施形態に示す半導体装置と構成を同じくするが、素子4,5のそれぞれの配置が異なる。なお、共通する部分には同一の符号を付す。

【0035】第3実施形態の半導体装置では、スイッチ ング素子チップ4がそれぞれ一列に並んで配置され、その例の機に51、67ダイオードチップ5が配置される構成 をとり、SICダイオードチップ5を各スイッチング条 デチップ4との距離が近いものから違いものまでばらつ きがある。

【0036】これに対して、本実施形態に係る半導体装 随は一つの81Cダイオードチップ5を囲むようにスイ ッチング素チチップ4が配置されているため、チップ 4、5間の距離はそれぞれ同一で比較的短い距離にあ る。従って、これらチップ4、5間を接続する配線8も 第3実施形態に示すものに比較して短くてすむため、さ らに電力損免が低減される。

[0037] (第5実施形態)図4は本発明の第5の実施形態に係る半導体装置内部の斜示図である。本実施形態に係る半導体装置の基本的な構成は第3,4実施形態に示したものと同じであり、同一の符号を付す。

【0038】第3、4 実施形態と異なるのは、給縁板ら の代わりに絶縁構造物9を用いた点である。この絶縁構 造物9は複数の箱からなり、この複数の箱のそれぞれの 底部に、第3、4 実施形態と同じく複数のスイッチング 素子チップ4 と SiC ダイオードチップ5 が配置されて いる。そして、それぞれのチップ4,5間が配線8で接 縁される。

【0039】このように、本実施形態では板状の絶縁物でなくチップ4、5側面までも囲む絶縁構造物9を用いることにより、第3、4実施形態に示す半導体素子よりもさらに絶縁性が高くなる。

【0040】なお、本実施形態では一列に素子4,5を 並べて配置する場合を示したが本実施形態には限定され す、例えば図3や図4に示すような構成で素子4,5を 配置する等、絶縁構造物の構成に応じて種々変更可能で ある。

[0041] (第6実施形態) 図5は本発明の第6の実施形態に係る半導体装置内部の新面図である。本実施形態において第3~5実施形態と共通する部分には同一の符号を付き。図6に示すように、複数のスイッチング素子チップ4がそれを内重列に、また、これら複数のスイッチング素子チップ4に対して、SiCダイオードチップ5が並列に、それぞれのチップ間に導電板7を挟んを接続されており、これちチップ4、5と導電板7を絶縁

構造物9が被覆する構成をなす。

【0042】本実施形態では、チップ4及び5の表面が それぞれ横並びに配置されず、縦に並んで配置されてい るためにチップ4、5の表面同士の距離が離れているた め、第3実施形態に示す半導体装置よりさらに絶縁性が 高くなる。

【0043】(第7実施形態)図6は本発明の第7の実施形態に係る半導体装置内部の斜示図である。本実施形態ににいて第3~6実施形態と共通する部分には同つの符号を付す。図6に示すように、本実施形態で使用される複数のスイッチング素子チップ4とS1Cダイオードチップ5は異なる層に形成される。スイッチング素子チップ4は下層に並べて配置され、それぞれが振器で直別接続される。そして、このスイッチング素子チップ4の上層に、S1Cダイオードチップ5が形成され、下層の複数のスイッチング素子チップ4と配線8で並列に接続される。そして、このスイッチング素子チップ4の上層に、S1Cダイオードチップ5が形成され、下層の複数のスイッチング素子チップ4と配線8で並列に接続される。

[0044] この構成によれば、スイッチング素チチップ4同士は第3~6実施形態と同じく短い配線8で接続でき、さらに510ダイオードチップ5と検索する配線8の長さが短くてすむため、損失がさらに低減される。 [0045] 本お、上記第3~頃7実施形態では図示した回路構成に限定されず、多種のチップを用いた場合も同様に適用可能である。

【0046〕 (第8実施形態) 図7は本発明の類8の実施形態に係る51 (23 ットキー・ダイオードの横断面 図である。図7に示すように、n\*ー 51 C層 72 上にn-S1 C層 72 の裏面にオーミック電板71が形成されている。 \*\*・S1 C層 72 の裏面にオーミック電板71が形成されている。 \*\*・一電極74が形成され、n\*ー 51 C層 73 上であってショットキー電極74が形成され、n\*ー 51 C層 73 上であってショットキー電極74 の周囲には、半絶縁体層 75 が形成されている。半絶縁体層 75 が形成されている。半絶縁体層 75 が形成されている。半絶縁体層 75 が形成されている。半絶縁体層 75 が形成されている。半絶縁体層 78 が利用いられる。

【0047】図8、9は本実施形態に係る51(ショットキー・ダイオードの製造方法を工程順に示す断面図である。まず図8(a)に示すように、n--51C層72の主面上にn--51C層73を形成した後、図8(b)に示すように、半半線体層75を形成した後、図8に、この半絶縁体層75と下がよっ。次に、この半絶縁体層75と下がよった。とのも図8(c))。そして、この鳥状のレジストパターンをマスクとして半絶縁体層75をn--S1C層73が露出するまでエッチングして半絶縁体層75を加工する(図9(d))。

【0048】次に、n+ - S I C 層72の裏面に電極材料を堆積してオーミック電極71を形成する。そして、レジストパターン77をマスクとしてn- - S I C 層73表面にショットキー電極材料を蒸着させる(図9

(e))。そして、レジストパターン77及びその上に

蒸着したショットキー電極材料を除去してショットキー 電板74を形成する(図9(f))。

【0049】このように、本実施形態に係るSiCショットキー・ダイオードによれば、ショットキー電板74の周囲でnー、SiC層73上には半絶線体層75が形成されている。従って、このダイオードに高電圧をかけた際、この半絶線体層75の抵抗の電位の配を制御してショットキー電極74表面とかができる。

【0050】 (第9実施形態) 図10は本発明の第9実施形態に係るS1Cショットキー・ダイオードの所面図である。本実施形態に係るショットキー・ダイオードは、第8実施形態に示すものと構成がほぼ同じである。第8実施形態と異なる点は、半絶縁体層75がショットキー電極74よりもS1C層73中に深く形成されている自である。

【 (0051] 図11, 12は本実施形態に係るS1Cショットキー・ダイオードの製造方法を工程別に示す断回である。まず図11(a)に示すように、n\*ーS1C層72の全面上にn-S1C層73を形成した後、図11(c)に示すように、R1E等の異方性エッチングによりn-S1C層73を推り込み、n-S1C層73に表間り込み、n-S1C層73に機能が表しまりに、前記溝を埋めるように半絶縁体層75を形成した、放記溝を埋めるように半絶縁体層75を形成した、次に図12(f)に示すように、ホ・S1C層72の裏面にオーミック電極71を形成する。次に、ショットキー電極材料を半絶縁体層75の形成されたn-S1C層73上にリストパタージを用いて最大に検討することによりショットキー電極74を形成する。

【0052】本実施形態のSICーショットキーダイオードによれば、第8実施形態と同様の効果を奏するが、 半絶縁体欄75がショットキー電極74よりもSIC層 73中に深く形成されているため、第8実施形態よりさ らに電昇集中を妨げることができ、より高電圧に耐える ことができる。

【0053】なお、電極周囲に半絶縁体層を設置する第 8,9実施形態は、ショットキー・ダイオードに限ら ず、pnダイオード等、高耐圧を目的としたすべての素 子に適用でき、その効果を発揮することができる。

【0054】 (第10実施形態) 図13は本界明の第1 0実施形態に係る半導体被置の機式図である。本実施形態の半導体を翻は、51C半導体を材料とする51C-MOS制御サイリスタ131を用いることを特徴とする。以下の実施形態ではすべて第1導電型と第2導電型を1型収は9型のいずれかにより説明するが、これを逆にすることをできる。

【0055】p+-SiC層134の主表面にn--S

【0056】また、p-SiC層133のn--SiC 層132とn+ -SiC層135により挟まれた領域上 にゲート絶縁膜136aを介してゲート電極136bが 形成されてゲート136をなし、nチャネルMOSFE Tが構成されている。また、p-SiC層133, p+ - S i C層 1 3 4、 n + - S i C層 1 3 5 にそれぞれべ ース137、アノード138、カソード139が接して 形成されている。ベース137には図示した極性を持つ SiС-ダイオード141が接続され、またカソード1 39にはSi-MOSFET140が接続されており、 ゲート136に加える電圧によりオンオフ動作を行う。 【0057】なお、本実施形態のp+-SiC層134 は請求項4の第1の半導体層に、n--SiC層132 は第2の半導体層に、p-SiC層133は第3の半導 体層に、n+-SiC層135は第4の半導体層に、ア ノード138は第1の主電極に、カソード139は第2 の主質板に、SI-MOSFET140はMOSスイッ チにそれぞれ対応する。

# 【0058】以下、本実施形態に係る半導体装置の動作 を説明する。

【0059】SiC-MOS制御サイリスタ1310タ ーンオンは、Si-MOSFET140とMOSゲート 136をターンオンすることにより行う。このとき、ゲート136にカソード139に対して正の電圧が印加される。これによりn-SiC層132とn+SiC 間135が短緒し、n+SiC層135からゲート 36下のチャネルを通してn-SiC層132に電子が注入される。この電子注入に見合ったホールがp+SiC層134からn-SiC層132に注入される。この電子注入に見合ったホールがp+SiC層136に一のS制御サイリスタ131はターンオンする。

【0060】 通常 SiCからなる半導体装置のMOSグートはオン電圧が高いことが問題となるが、本実施形態のような絶換でト型サイリスタの制御にMOSゲートを用いる場合、いったんターンオンしてしまえばオン状態での電流はカソード139ピアノード138間を流れて、電流量はゲート電流に依存しないため、MOSゲート136のオン抵抗が高くても問題にならない。

【0061】ターンオフは、SI-MOSFET140 とMOSゲート136をターンオフすることにより、電 そとホールの注入を止め、ペース137にアノード13 8に対して何の電圧を印加して電流をペース137から 引き出すことにより行う。このターンオフにおいて、ダ イオード141の材料として通電能力の高いSICを用 いることにより、ターンオフ損失を低減できる。

【0062】このように、本実施形態のSIC-MOS制御サイリスタ131のオン電流はアノード138カソード139間を流れるため、ゲート136カオン電圧の高さは問題とならない。また、ターンオフにおいてベース137からホールを引き出す際に、通電能力の高い材料であるSICからなるSICダイオード141を用いることにより、ターンオフ格供を低減できる。

【0063】 (第11 実施形態) 図1 4 は本契明の第1 1 実施形態に係る半導体装置の模式図である。本実施形 態の半導体装置は、S1C半導体を材料とする高耐圧S 1 C-GT0142の制御を、S1-MOSFET14 0を用いて行うことにより、高耐圧かつオン抵抗を低く することを特徴とする。第10実施形態と共通する部分 には同一の符甲を付す。

【0064】p\* - S I C 層 I 3 4 の主面上に n - S I C 層 I 3 2 が形成されており、高抵抗の n - 元 S I C 層 I 3 2 が比成され、この p - S I C 層 I 3 3 が形成され、この p - S I C 層 I 3 3 が形成され、この p - S I C 層 I 3 3 が形成され、この p - S I C 層 I 3 4 裏面にフード I 3 9 が ア 立 ス 層 I 3 3 に n + 型エミッタ層 I 4 3 が形成されている。 n + 型エミッタ層 I 4 3 が形成されている。 カソード I 3 9 には S I - M O S F E T I 4 0 が接続され、グート I 4 4 に 区 の 下 E T I 4 0 が接続され、グート I 4 4 に 区 クード I 3 8 が M O S F E T I 4 5 により接続されている。

【0065] また、本実施形態のp\*-SiC層134 は請求項40第1の半導体層に、n--SiC層1334 は第2の半導体層に、p-SiC層133は第3の半導 体層に、n\*型エミッタ層143は第4の半導体層に Si-MOSFET140はMOSスイッチに対応す

【0066】本実施形態のSiC-GTO142のターンオンは、Si-MOSFET140とMOSFET145をターンオンすることにより行う。MOSFET145がターンオンすることによりゲート144がカソード139に対して高電位となる。これにより、ゲート144からカソード139に期パイアスされたp-SiC 棚133及びn\*-SiC欄143を介してホールが流れる。これに伴い、ホールがアノード138からカソード139に流れ、SiC-GTO142がオン状態となって

【0067】通常SIC半導体のMOSゲートはオン電 圧が高いことが問題となるが、本実施形態のように、制 御に用いるMOSゲートを持つMOSFETI40にS i材料を用いることにより、MOSゲートの抵抗を低く することができ、水型圧光低くすることができる。 (0068)SIC-CTO142のターンメフは、S

i -MOSFET 1 4 0 とMOSFET 1 4 5 をターン

オフすることにより行う。MOSFET140のターン オフはより電子の注入を止め、アノード138からカソ ード139に流れているホールをゲート144から引き 出す。このターンオフにおいて、ホール電流の引き出し にSiCーダイオード141を用いるため、通電能力が 高く、ターンオリ根をを低度できる。

【0069】 (第12実施形態) 図15は本窓明の第1 2実施形態に係る半導体装置の模式図である。本実施形態の半導体装置は第11実施形態に示した半線施形態の半導体装置は第11実施形態に示した半位をある。 第11実施形態と異なる点は、SICーダイオード14 1の代わりにツェナー・ダイオード151を用いたこと にある。

【0070】このように、ターンオフ時のホールの引き 出しにツェナー・ダイオード151を用いることによ り、SiCダイオード141を用いた場合と比較して薄 いダイオードですむので、スイッチング速度を速く、ま た損失を低下することができる。

【0071】(第13実施形態)図16は本発明の第13実施形能に係る半導体装置の検式図である。本実施形態の半導体装置は、510半導体を材料とする高耐圧の51℃-6で70142の制御を31−Mの5FET140を用いて行うことにより、高耐圧かつオン抵抗を低くすることを特徴とする。第10実施形態と共通する部分には同一の符号を付す。また、本実施形態のp\*ーS1C層134は請求項3に記載の第1の半導体層に、アーS1C層13は第3の半導体層に、n\*型エミッタ層143は第4の半導体層に、51一MO5FET140はMO5スイッチに対応する。

【0072】本実施形態のSIC-GT0142のターンオンは、MOSFET145をターンオンすることにより行う。ターンオフは、MOSFET145をターンオンサイフし、SI-MOSFET140をターンオンしてゲート161からホールを引き出すことにより行う。

【0073】通常SIC半導体により形成されたMOSゲートはオン電圧が高いことが問題となるが、本実施形態のように制御に用いるMOSゲートを持つMOSFET140にSi材料を用いることにより、MOSゲートの抵抗を低くすることができる。

【0074】 (第14 実施形態) 図17は本寮明の第1 4実施形能に係る半導体装置の断面図である。本実施形 態は、パンドギャップの広いS1Cを材料に用いたアノ ード・ショートS1C一CTO170において、n ー S1C層 132中であってアノード138との界面の 成されたp・ア-S1C層 17に対してオーニック接触 173となる。仕事関数の大きい金属、例えばNi, A u等を、アノード138材料として用いる。このような 材料を選択することにより、n ー S1C層 132に対 してショットキー接触174となり、p\* - S1C層 1 71とn - SiC層132の接合により空乏層172 が生じるため、遊餅圧をもたせることができる。なれ、 p - SiC層171とn - SiC層132の接合に より生ずる空乏層を172の破線で示している。また、 アノード138は金属に限ちず、金属間化合物等も含ま れる。

【0075] なお、本実施形態のn--SIC層132 は請求項5の第1の半導体層に、p-SiC層133は 第2の半導体層に、n\*型エミッタ層143は第3の半 準体層に、p\*-SiC層171は第2準電空の半導体 領域に、アノード138は主電極に対応する。

【0076】このように、通常のアノード・ショートS ーGTOにおいてはローベース層がアノード138と 短絡し、この接合がオーミックコンタクトとなって逆耐 圧を持たせることができなかったが、本実施形態のよう にSiCーGTOにおいて仕事関数の大きい金属をアノード135材料として用いることで、SiC=GTO1 70に遊影圧を持たせ、かつ低損失にすることができ る。従って、このSiCーGTO170はダイオードを 歯列に接続して耐圧を持たせる必要がなく、インパータ 等の遊勘圧の必要な用途に用いる場合に特に有効である。

【0077】(第15実施形態)図18は本発明の第15実施形態に係る半導体接置の模式図である。本実施形態 ・ 本現施形態に係る半導体接置の模式図である。本実施形態 ・ 中トGTOであるが、本実施形態では、ホーベース層 181の護面に n・領域184と男・領域185が選択 的に形成されている点で第14実施形態と異なる。

【0078】また、本実施形態のn-ベース層181は 請求項6の第1の半導体層に、p-ベース層182は第 2の半導体層に、n+エミッタ層183は第3の半導体 層に、p+領域185は半導体領域に、アノード138 は主電極にそれぞれ対応する。

【0079】この構成によれば第14実施形態における SiC-GT0170のショットキー接触174を持た ずにオーミック接触となるため、GT0180自体は逆 耐圧をほとんど持たない。従って、このGT0180に 避耐圧を持たせるため、GT0180に直列にSiC-ダイオード141を接続している。なお、GT018 はSiC、Siいずれにより形成されるものであっても よく、またn-ベース層181の主面にはp-ベース層 182所さらにp-ベース層182上にはn\*エミッ タ層183所はすれている。

【0080】このように、GTO180にSIGダイオード141を接続することにより半導体装置に逆耐圧を持たせることができるが、ダイオード141の材料としてSICを用いることにより、直列接続して耐圧を持たせた複数のダイオードを用いることなく、一つのダイオードで高割圧かつ低損失な半導体装置を得ることができる。

【0081】なお、上記第11~第15実施形態ではG TOを例に説明したが、サイリスタ、IGBT等、pn p n 構造を有する電力用半導体素子であればなんでもよ い。また、上記実施形態ではSiよりもバンドギャップ の広い材料としてSiCを用いる場合を示したが、Si Cに限定されるものではない。

#### [0082]

【発明の効果】以上詳述したように本発明の請求項1に 係る半導体装置によれば、スイッチング素子毎にダイオ ードを設ける必要がないため、装置全体のサイズが小さ くコンパクトになり、オン抵抗が低減される。

【0083】また、本発明の請求項2に係る半導体装置 によれば、異なる種類の素子を一つのパッケージ中に封 入するため、装置全体がコンパクトとなり、金分な配線 等が必要なくなり損失が低減される。

【0084】また、本発明の請求項3に係る半導体装置 によれば、Siよりバンドギャップの広いスイッチング 素子の第3の半導体層からSiよりバンドギャップの狭 いMOSスイッチを通して電流を引き出すため、高耐圧 でオン抵抗が低くなる。

【0085】また、本発明の請求項4に係る半導体装置 によれば、Siよりバンドギャップの広い材料からなる スイッチング素子と、このスイッチング素子よりもパン ドギャップの狭い材料からなるオン抵抗の低いMOSス イッチを組み合わせ、このMOSスイッチをターンオン することによりスイッチング素子をターンオンするた め、高耐圧かつオン抵抗を低くできる。

【0086】また、本発明の請求項5に係る半導体装置 によれば、第1の半導体層と主電極との界面がショット キー接触となるので、第1の半導体層の裏面と主電極の 間で逆耐圧を持たせることができる。

【0087】また、本発明の請求項6に係る半導体装置 によれば、スイッチング素子に直列に接続するダイオー ドとしてSiよりもパンドギャップの広い半導体からな るダイオードを用いるため、従来のように複数のダイオ ードを直列に接続することなく一つのダイオードで半導 体装置に逆耐圧を持たせることができ、損失が低減され

#### 【図面の簡単な説明】

【図1】本発明の第1、2実施形態に係る半導体装置の 回路図。

【図2】本発明の第3実施形態に係る半導体装置内部の 平面図。

【図3】本発明の第4実施形態に係る半導体装置内部の 平面図。

【図4】本発明の第5実施形態に係る半導体装置内部の 斜示図。

【図5】本発明の第6実施形態に係る半導体装置内部の 断面図.

【図6】本発明の第7実施形態に係る半導体装置内部の

#### 斜示図。

【図7】本発明の第8実施形態に係るショットキー・ダ イオードの断面図。

【図8】 同実施形態におけるショットキー・ダイオード の製造工程を示す新面図。

【図9】 同実施形態におけるショットキー・ダイオード の製造工程を示す断面図。

【図10】本発明の第9事施形態に係るショットキー・ ダイオードの断面図。

【図11】同実施形態におけるショットキー・ダイオー ドの製造工程を示す断面図。

【図12】同実施形態におけるショットキー・ダイオー

ドの製造工程を示す断面図。 【図13】本発明の第10実施形態に係る半導体装置の

模式図。 【図14】本発明の第11実施形態に係る半導体装置の 模式図。

【図15】本発明の第12実施形態に係る半導体装置の

【図16】本発明の第13実施形態に係る半導体装置の


【図17】本発明の第14実施形態に係る半導体装置の 断而図。


【図18】本発明の第15実施形態に係る半導体装置の 模式図。

#### 【符号の説明】


模式図。

- 1 スイッチング素子
- 2 ダイオード
- 4 スイッチング素子チップ
- 5 S1Cダイオードチップ
- 6 絶縁板
- 7 導電板
- 8 配線
- 9 絶縁構造物
- 7.1 オーミック電極
- 72 n+-SiC層 73, 132 n--SiC層
- 74 ショットキー電極
- 75 半絶縁体層
- 76 レジスト
- 77 レジストパターン
- 78 マスク
- 131 SiC-MOS制御サイリスタ
- 133 p-SiC層
- 134, 171 p+-SiC層
- 135 n+-SiC層
- 136 MOSゲート
- 137 ベース
- 138 アノード
- 139 カソード







【図13】




【図14】




[図15]



[図16]





フロントページの続き

(51) Int.Cl.6

織別記号

FΙ

HO1L 29/78 652N

> 655F 29/91

F